Proyecto 1

http://docs.google.com/View?id=ddzxcftc_611ckfb9tg7

High Level Semantics

Spartab Board kit pins

SPARTAN3 STARTER KIT PINOUT CONFIGURATION

SW0 ( F12 ) -----  SW1 ( G12 ) -----  SW2( H14 ) ----- SW3 ( H13 )
SW4 ( J14 ) ----- SW5 ( J13 ) ------- SW6 ( K14 ) ---- SW7 ( K13 )
 
 
LD0 ( K12 )  --- LD1 ( P14 ) --- LD2 ( L12) --- LD3 ( N14) ---
LD4 (P13) ---- LD5 (N12) --- LD6 (P12) --- LD7 ( P11)
 
BTN0 ( M13 ) --- BTN1 ( M14 ) --- BTN2 ( L13 ) --- BTN3 ( L14 )
 
AN3 (E13)--- AN2 (F14) --- AN1 (G14) ---- AN0 (D14)

GCLK T9 (50 MHz)

SEGMENTOS

a (E14) --- b (G13) --- c (N15) --- d (P15) --- e (R16) --- f (F13) --- g (N16)

VHDL Entity Architecture Slides

ISE Foundation video tutorial

Introduction to VHDL slides

Bienvenida

Bienvenidos al curso de FPGA de Xilinx con VHDL incluido.

Aqui pueden ver lo que vamos a estudiar: Programa

Si quieren adelantarse pueden bajar el ISE Tutorial 10.1 haciendo click aqui ISE Tutorial 10.1

Como cualquier Blog pueden escribir comentarios, sugerencias, expectativas, etc... ojala les sea de provecho este curso...